CLIPPEDIMAGE= JP358157146A

PAT-NO: JP358157146A

DOCUMENT-IDENTIFIER: JP 58157146 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: September 19, 1983

INVENTOR-INFORMATION:

NAME

WATANABE, SHUJI

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY

N/A

APPL-NO: JP57039647

APPL-DATE: March 12, 1982

INT-CL (IPC): H01L021/60; H05K001/18

US-CL-CURRENT: 257/669

ABSTRACT:

PURPOSE: To prevent the application of excessive pressure and to enable to remove the trouble caused by the excessive voltage being applied on a conductive bump by a method wherein a spacer, consisting of a photosensitive resin, is interposed between a semiconductor chip and a substrate.

CONSTITUTION: Spacers 6, which were formed on the circumferential part of the surface of the semiconductor chip 1, are interposed between the semiconductor chip 1 and the substrate 4. These spacers 6 are consisted of photosensitive resin, and they are formed in such a manner that photosensitive resin, such as spinner and the like, is applied on the surface of the

semiconductor substrate
1 in the prescribed thickness and then a patterning is performed using an ordinary photo exposing method. The spacers 6, consisting of photosensitive resin, can be easily formed with the prescribed thickness by regulating the spinner speed and the viscosity and the like of the photosensitive resin when it is applied thereon.

COPYRIGHT: (C) 1983, JPO&Japio

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報 (A)

昭58—157146

f) Int. Cl.³
 H 01 L 21/60
 H 05 K 1/18

識別記号

庁内整理番号 6819--5F 6810--5F ④公開 昭和58年(1983)9月19日

発明の数 1 審査請求 未請求

(全 3 頁)

匈半導体装置

婚

願 昭57-39647

②特 ②出

顧 昭57(1982)3月12日

⑩発 明 者 渡辺修治

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑪代 理 人 弁理士 井桁貞一

阴 超

1. 発明の名称

半導体装置

2. 特許請求の範囲

半導体チップ表面に配数したチップ価電板と、 前配半導体チップとは別の基板表面に配数した基 板価電極とを準電ペンプを介してフェイスダウン ポンディングしてなる構成において、前配半導体 チップと基板との間に感光性樹脂からなるスペー サを介在させたことを特徴とする半導体装置。

- 8. 発明の幹額な説明
- (a) 発明の技術分野

本発明は半導体装置に乗り、さらに具体的には 半導体チップと蒸板とをフェイスダウンポンデイ ングレでなる構成の半導体装置における装装構造 の改良に関するものである。

(4) 従来技術と問題点

半導体チップに例えば受動素子や離動素子を形成し、その半導体チップとは別の基板に配額や受動素子あるいは能動素子等を形成し、それら半導

体チップと基板とを対向配置して接続する。いわ ゆるフエイスダウンポンディング法は周知である。 このようなフェイスダウンポンデイング法で半導 体チップと基板とを接続するには、一般に半導体 ップ表面にチップ個電腦を配設し、また基板表 面にも基板貨電板を配設して、それらチップ個電 振あるいは基板側電艦に例えばインジウムやែ鉛 合金のような導電パンプを形成する。そして前記 チップ偏電艦と基板偏電艦とを位置合せするとと もに半導体チップと基板とが所定の間隙になるよ う、例えばポンデイング装置によつて調整した状 腺で、前記導電パンプで溶着することにより、チ ップ個電腦と蒸板鋼電艦とを導電パンプを介して **鍛続するようになつている。このよりに半導体チ** ツブと基板との間隙をポンデイング装置で調整す るのであるが、その調整時に間隙が所定の間除よ りも小さくなることがある。その際、導電パンプ に必要以上の圧力が加わり、そのペンプに変形を 生じ、準電パンプ根互間のピンチが狭い場合には 電艦関の短絡を招くことがある。また電極間の短 絡にまで到らなくても、テップ個電腦や基板個電 額にも必要以上の圧力が加わり、その結果、能動 業子の特性劣化等の感影響を与える等の問題があ つた。

(の) 発明の目的

本発明は前述の点に鑑みなされたもので、半導体チップと基板とをフェイスダウンポンデイングする際に、半導体チップと基板との間隙を所定の関係に保持できる構造の半導体装置の提供を目的とするものである。

(4) 発明の構成

本発明による半導体装置は、半導体チップ表面 に配設したチップ個電極と、前配半導体チップと は別の基板表面に配設した基板個電極とを導電パ ンプを介してフェイスダウンポンディングしてな る構成において、前配半導体チップと基板との間 に感光性樹脂からなるスペーサを介在させたこと を特象とするものである。

(4) 発明の実施例

以下本発明の実施例につき図面を参照して説明

の周辺部に形成されたスペーサ 6 が半導体チップ 1 と基板 4 との間に介在させてある点である。 これらスペーサ 6 は感光性樹脂からなり、その形成方法は半導体基板 1 表面に、まず感光性樹脂を 例えばスピンナ等で所定の膜厚で強布し、そのシー 光性樹脂膜を通常の写真無光法によりパターシー ングしたものである。このような感光性樹脂から なるスペーサ 6 の厚みは、感光性樹脂膜を激を る数のスピンナ速度や感光性樹脂の粘度等の る数のスピンナ速度の値に形成すること ができる。

このようにして形成されたスペーサ 6 を 半導体 チップ 1 と 基板 4 との間に介在させることにより、 それらスペーサ 6 で 半導体チップ 1 と 基板 4 との 間跡が所定の間跡に保持されることとなる。 かく して、半導体チップ 1 と 基板 4 とをフェイスダウ ンポンディングする際、 導電ペンプ 8 に必要以上 の圧力が加わることなくチップ 個電橋 2 と 基板 個 電板 5 とが 導電ペンプ 8 を介して 接続されること となる。その 新果、 準電パンプ 9 の 変形に 配因す する。

第1図は本発明による半導体装置の構造を説明 するための概念的に示した要部断面図であり、第 2 図け本路間による半端体装置における半端体子 ップの模器を説明するための概念的に示した観察 上面図であつて第1図と開等部分には同一符号を 付してある。両関において、1は半導体チップで あつて、その半導体チップ1表面にはチップ側電 極2が配設してあり、さらにそれらチップ傾電極 2上にはインジウムや錫鉛合金のような準電パン ブ8が形成してある。また4は基板であつて、そ の基板 4 表面には基板電振 5 (第1 図参照)が配 設してある。そして第1図に示すように、前記半 準体チップ1差面に配設されたチップ機能振ると 基板4要面に配設された基板個常振5とが位置合 せされ、各チップ伽電艦&とそれらに対応する基 板側電艦 5 とは導電パンプ 8 で溶着されて接続が なされている。ここまでの構造は従来のものとさ して変らないが、本発明による半導体装置の従来 のものと異なるのは、例えば半導体テップ1ヵ面

る電鉱間の短絡や、チップ偏減値2や基板側電極 5に必要以上の圧力が加わることによつて生じて いた能動素子の特性劣化等の障害は除去される。

またスペーサ 6 は前述のようにその厚みが極め て容易に設定できると同時に、感光性樹脂を用い るので、微少な半導体チップ 1 表面にも写真電光 法で容易に所定形状のスペーサを形成することが できる。

(月 発明の効果

以上の説明から明らかなように本発明によれば、 半導体チップと基板とをフェイスダウンポンディ ングする際、半導体チップと基板との間隙を所定 の間隙に保持することができ、必要以上の圧力が 導電パンプに加わるのを防止し得て、その必要以 上の圧力が導電パンプに加わることに起因する際 害を除去することができ、半導体接置の製造券留 りの向上ができる利点を有する。

4. 図面の簡単な説明

第 1. 図は本発明による半導体装置の構造を説明 するための概念的に示した姿部断面図、第 2 図は・


特開昭58-157146(3)

本発明による半導体装置における半導体チップの 構造を説明するための概念的に示した要部上面図 である。

図において、1は半導体チップ、2はチップ側 電極、8は導電パンプ、4は基板、5は基板側電 極、6はスペーサをそれぞれ示す。

代理人 并理业 井 桁 貞 一定南土

第 1 汉



第 2 図

